
\Teorie PMD

1.Ce este un microsistem digital ?

Sistemele de calcul bazate pe microprocesoare sau microcontrolere se numesc microsisteme digitale; există 2 tipuri de echipamente care sunt microsisteme digitale: microcalculatoarele şi sistemele de calcul orientate pe aplicaţii.

2. Prezentați și comentați structura clasică a unui microprocesor.



UAL – unitate aritmetica si logica. Este un circuit logic combinational capabil sa realizeze operatii aritmetice si logice (+,-,*,/,si,sau,) asupra operanzilor aplicati la intrari subforma binara.

DCC – disp de comanda si control

DCI – decodificator de instructiuni(comanda DCC)

RI – registru de instructiuni (le memoreaza temporar)


PC – numara adresele

TD – tampon de date

TA – tampon de adrese

REG – registre (capacitate mica) este utilizat pentru depozitarea temporara a datelor in CPU, unele registre fiind destinate doar pentru un anumit tip de date

3. Prezentați și comentați schema bloc a unui microsistem digital.



UC – up/uc + generator de tact, amplif/demux mag. **unitatea de comanda** care interpreteaza instructiunile din program, genereaza semnale de comanda necesare pentru executia acestora si supravegheaba executia

Mem. Fixa – ROM, OTP, EPROM,EEPROM, Flash


Mem. Scr/cit – (S/D)RAM – mem. temp.

Porturi – interfata dintre UC si I/O

DECM – gen semnale selectie pt mem

DECP – decodif. porturile

4. Prezentați structura internă a microprocesorului 8086. Care este rolul unităților interne?



EU(execution unit) executa toate instructiunile ,furnizeaza date si adrese pentru BIU.In timp ce EU isi indeplineste rolul ,BIU extrage noi instructiuni pe care le pune intr-o coada de asteptare (queue).

BIU(bus interface user) pregateste executia fiecarei instructiuni astfel : extrage o instructiune din memorie ,o depune in coada de instructiuni si caculeaza adresa din memorie a unui eventual operand.La terminarea executiei unei instructiuni EU are deja o noua instructiune in coada de asteptare construita de BIU.

EU continue ALU si unitate de comanda si control pe 16 biti,registrul indicatorilor de stare (flags),registrul operatorilor (temporari) si registri generali (de date si adrese).

BIU continue IP (instruction pointer),registri segment,un bloc de control si interfatare al magistralei,un sir(coada) de intructiuni extrase de BIU si o unitate aritmetica proprie.

5. Cum organizează și gestionează microprocesorul 8086 memoria?

Organizarea memoriei:

- 00000H – 00013H – zonă dedicată,

- 00014H – 0007FH – zonă rezervată,

- 00080H – FFFEFH – zonă disponibilă,

- FFFF0H – FFFFBH – zonă dedicată,

- FFFFCH – FFFFFH – zonă rezervată.

Gestionarea memoriei la µp 8086

- capacitatea de memorie direct adresabilă este de 1 MO,

- memoria este gestionată în segmente:

i. avantaje:

1. este facilitată programarea modulară; fiecare modul poate ocupa unul sau mai multe segmente putând fi dezvoltat independent unul faţă de celălalt;

2. facilitează relocarea dinamică a programelor; pentru aceasta este necesar ca acestea să nu afecteze conţinuturile registrelor segment şi să nu facă referire la locaţii din afara segmentului; programul poate fi plasat oriunde în memorie prin modificarea conţinuturilor registrelor de segment;

3. se poate utiliza un număr mare de stive, prin plasarea adresei de început a segmentului stivă în registrul SS şi a vârfului stivei în SP;

ii. dezavantaje:


1. limitări în lungimea programelor introduse de dimensiunile segmentelor;

2. adresa fizică se obţine din două configuraţii printr-un mecanism care necesită timp deci duce la o scădere a vitezei de lucru.

6. Descrieți, pe scurt, mecanismul de segmentare a memoriei la microprocesorul 80386.

Partea vizibilă a registrelor segment este de 16 biti dar ele sunt de fapt de 80 de biti, deoarece se adaugă partea invizibilă de 64 de biti - descriptorul de segment - stocat în memorie, într-o tabelă de descriptori. 320 Adresa logică sau virtuală este o adresă pe 48 de biti, din care 16 biti constituie "selectorul" din registrul segment iar restul de 32 de biti constituie OFFSET - ul. Adresa liniară pe 32 de biti, rezultă prin însumarea adresei de bază (extrase din descriptor) cu OFFSET - ul furnizat de modul de adresare. Adresa liniară devine adresă fizică dacă nu este utilizată paginarea.

Câmpul selector din registrul segment este utilizat ca etichetă pentru extragerea descriptorului corespunzător din tabela de descriptori; după extragere, descriptorul furnizează toate informatiile necesare pentru adresarea memoriei. Când un program se află în executie, toate registrele segment sunt încărcate cu selectori, astfel că programul are acces la 6 segmente de memorie simultan, prin intermediul celor șase descriptori de segment corespunzători.



7. Care este capacitatea maximă a memoriei virtuale care poate fi gestionată de un task? Justificați.

Orice acces la memorie este posibil doar respectând un set de reguli bine determinat care include controale de tip de acces, controale de drepturi de acces și controale de nivel de privilegiu;

Permite ca fiecărui task să îi fie alocați 64 To memorie virtuală și această memorie virtuală va putea fi mapată în doar 4 Go memorie fizică.

8. Care este calea prin care un task nou ajunge la segmentele proprii de memorie?

- Fiecărui task îi corespund segmente de date proprii ale căror descriptori se găsesc într-o LDT proprie; aceasta asigură o izolare a datelor corespunzătoare taskurilor; selectorul care va fi încărcat în LDTR, partea vizibilă, va fi preluat din TSS;
- Adresa de început și limita unui TSS se obțin dintr-un descriptor pentru un TSS, prezent în GDT;
- Accesul la descriptor se face printr-un selector conținut în registrul de task, TR, în partea vizibilă a sa;
- În partea invizibilă a sa se încarcă, din descriptor, adresa de bază și limita Segmentului Stare Task, realizându-se accesul la acesta.


9. Descrieți mecanismul de paginare a memoriei la microprocesorul 80386. Avantaje și dezavantaje.

- a apărut ca urmare a dimensiunilor mari ale segmentelor (până la 4 Go), în scopul gestionării mai eficiente a lor, privește segmentul ca fiind alcătuit din pagini fixe de 4 Ko și oferă facilități suplimentare de protecție;
- activarea / dezactivarea mecanismului de paginare se face prin setarea / resetarea rangului PG, cel mai semnificativ, din registrul CR0;

- mecanismul de paginare preia adresa generată de cel de segmentare, adresa liniară, și o transformă în adresă fizică;
- dacă mecanismul de paginare nu este activat, atunci adresa liniară devine adresă fizică;


- Avantaje:
  - se pot gestiona 1024 x 1024 = 1 M pagini a câte 4 Ko;
  - tabelele sunt ele însele pagini de câte 4 Ko;
  - cere zone de memorie compacte de dimensiuni mici: 4 Ko față de un mecanism pe un singur nivel, cu pagini de 4 Ko, pentru care ar fi fost necesară o tabelă cu 1 M intrări și considerând 4 octeți/ intrare ar fi fost necesară o zonă de memorie compactă de 4 Mo.
- Dezavantaje:
  - necesitatea execuției a două accese suplimentare la memorie pentru fiecare acces dorit, ceea ce înseamnă timp suplimentar;
  - soluția: prevederea în microprocesor a unei memorii cache pentru paginare, cunoscută sub denumirea de TLB;
  - conține adresele celor mai recent folosite 32 pagini;
  - tabela are 32 intrări și poate acoperi 128 Ko de memorie.

10. Prezentați schema bloc a adresării memoriei la microprocesorul 80386.




11. Prezentați soluții pentru amplificarea liniilor uni și bidirecționale ale unui microprocesor.

Amplificarea liniilor unidirecționale:




Amplificarea liniilor bidirecționale:




12. Prezentați soluții principiale pentru demultiplexarea liniilor multiplexate ale unui microprocesor. Avantaje și dezavantaje.


Demultiplexare centrala




Demultiplexare locala



13. Prezentați schema unității centrale cu microprocesorul 8086 în modul minim.



14. Prezentați schema unității centrale cu microprocesorul 8086 în modul maxim.



15. Prezentați schema clasică a unui sistem multiprocesor cu resurse partajate.

Curs 4,slide 12


16. . Care este rolul unui circuit arbitru într-un sistem multiprocesor? Exemplificați utilizând circuitul 8289.

- Circuitul 8289:
  - Acționează asupra circuitului 8288:
    - când arbitrul permite accesul procesorului la magistrala comună, el va activa linia /AEN; aceasta va permite accesul separatoarelor de pe liniile de adrese și date pe magistrala comună; semnalele de comandă vor fi generate, de către circuitul 8288, în funcție de tipul de ciclu executat de procesor;
    - cînd arbitrul nu permite accesul procesorului la magistrala comună, el va dezactiva semnalul /AEN; circuitul 8288 va trece toate semnalele de comandă a transferurilor cu resursele de pe magistrala comună în starea lor inactivă, separatoarele de pe liniile de date și adrese între magistralele procesorului și magistrala comună vor fi trecute în a 3-a stare permițând astfel accesul altor procesoare la magistrala comună.


17. Prezentați soluții pentru stabilirea priorității în sisteme multiprocesor multimaster. Avantaje și dezavantaje.

- Într-un sistem multimaster este necesară definirea unei priorități la existența cererilor de acces simultane la magistrala comună; 3 tehnici:
  - paralelă,
  - serială
  - rotativă.

Solutia paralela



Solutia seriala



Soluția rotativă:

- similară cu cea paralelă doar că prioritatea este reasignată în mod dinamic;

- codificatorul cu prioritate este înlocuit de un circuit mai complex care rotește prioritatea

între arbitri care cer acces, asigurând astfel fiecărui arbitru timp egal pe magistrală.

Slide-ul 5

18. Care este rolul și poziția unui decodificator de memorii într-un microsistem digital?

- rolul unui decodificator de memorii este să genereze semnale de selecție pentru circuitele de memorie din microsistem;
- poziția pe care o ocupă, în cadrul microsistemului, este între unitatea centrală și circuitele de memorie;


19. Descrieți decodificarea completă. Avantaje și dezavantaje.

- se construiește un tabel având ca şi coloane rangurile de adrese şi ca linii configuraţii care arată adresa de început şi de sfârşit a fiecărei zone ocupate de câte un circuit;
- pentru fiecare circuit, se inspectează coloanele, pornind de la rangurile mai semnificative spre cele mai puţin semnificative şi se stabilesc acele ranguri ce rămân nemodificate oricare ar fi locaţia adresată în respectiva zonă;
- o funcţie combinaţională a acestor intrări va individualiza zona respectivă şi va constitui ecuaţia pentru semnalul de selecţie a circuitului care o acoperă;
- exemplu: să se proiecteze decodificatorul pentru următoarea hartă a memoriei:
  - 00000H – 1FFFFH – circuitul de memorie C1, având capacitatea de 64K x 16 biți;
  - 40000H – 4FFFFH – circuitul de memorie C2, având capacitatea de 32K x 16 biți;
  - 70000H – 7FFFFH – circuitul de memorie C3, având capacitatea de 32K x 16 biți.

A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	C
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	C1
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	C

0	**1**	**0**	**0**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**2**
0	**1**	**1**	**1**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**0**	**C 3**
0	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	**1**	

- Ecuațiile semnalelor de selecție:
  - /SEL_{C1} = /A19 * /A18 * /A17 (A16 nu se pune pt ca variaza ,odata e 0, odata 1)
  - /SEL_{C2} = /A19 * A18 * /A17 * /A16
  - /SEL_{C3} = /A19 * A18 * A17 * A16



20. Descrieți decodificarea incompletă. Avantaje și dezavantaje.

- se construieşte tabelul ca în cazul anterior dar funcţia sau funcţiile care vor genera semnalele de selecţie nu vor utiliza toate liniile de adresă ce rămân nemodificate oricare ar fi locaţia adresată din zona respectivă;
- aceasta va duce la o simplificare a decodificatorului dar un acelaşi circuit, sau diviziune, va ocupa mai multe zone de memorie de aceeaşi capacitate ca cea a circuitului;
- dacă nu se consideră o linie de adresă un acelaşi circuit va ocupa 2 zone de memorie, dacă nu se consideră 2 linii de adresă un acelaşi circuit va ocupa 4 zone de memorie ş. a. m. d.
- exemplu: să se proiecteze decodificatorul pentru următoarea hartă a memoriei:
  - 00000H – 0FFFFH – circuitul de memorie C1, având capacitatea de 32K x 16 biți;

- 40000H – 4FFFFH – circuitul de memorie C2, având capacitatea de 32K x 16 biți;
- 80000H – 8FFFFH – circuitul de memorie C3, având capacitatea de 32K x 16 biți;
- C0000H – CFFFFH – circuitul de memorie C4, având capacitatea de 32K x 16 biți.

A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	C
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	C1
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	C2
0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	C3
1	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	C4
1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	


- Ecuațiile semnalelor de selecție în cazul decodificării incomplete:
  - $/SEL_{C1}$ = /A19 * /A18
  - $/SEL_{C2}$ = /A19 * A18
  - $/SEL_{C3}$ = A19 * /A18
  - SEL_{C4} = A19 * A18

21. Care tip de memorie se conectează mai ușor la o unitate centrală cu microprocesor: fixă, SRAM sau DRAM? Dar mai greu? De ce?

22. Se pot conecta porturi la un procesor care nu are sistem de intrare/ieșire? Dacă nu, de ce? Dacă da, cum?

23. Prezentați și comentați soluția pentru portul realizat cu porți. Pentru ce tip de port se recomandă? De ce?

- Este folosită pentru porturile de intrare;
- Ieșirile porților se conectează la linii de date ale microprocesorului, ca urmare este necesar să aibă facilitatea de a 3 – a stare;
- Semnalele care se citesc se conectează la intrările de date ale porților;
- Intrările de validare ale porților sunt comandate de una sau mai multe ieșiri dintr - un decodificator de porturi;
- Semnalele care se citesc sunt generate din exterior și se presupune că circuitul care le generează le și memorează până când este necesar; în caz contrar sunt prevăzute bistabile;
- Citirea se face în timpul ciclului de intrare.




.

Schema trebuie să fie însoțită de o secvență de instrucțiuni; fie i = k = 0 și j = h = 1, atunci secvența pentru citirea semnalului EXT1 este:

```
IN      AL,00H
RCR     AL,1
JNCZERO; s-a citit 0 logic
       ; s-a citit 1 logic
```

24. Prezentați și comentați soluția pentru portul realizat cu bistabile. Pentru ce tip de port se recomandă? De ce?

- Este folosită pentru porturile de ieşire;
- Există mai multe variante:
  - cu bistabile:
    - de tip JK;
    - de tip D;
  - cu bistabile care comută:
    - pe nivelul impulsului de tact;
    - pe frontul impulsului de tact:
      - anterior;
      - posterior.
- Schema de principiu:



- Fie k = 0, h = 1 și i = 7:
  - pentru modificarea ieşirii bistabilului de tip JK este suficientă execuţia instrucţiunii OUT 00H,AL şi bistabilul va trece în starea complementară celeia în care a fost;
  - utilizarea acestei soluţii are dezavantajul că trebuie cunoscută starea prezentă a bistabilului înainte de a lansa în execuţie instrucţiunea care îi modifică starea;
  - Ieşirea bistabilului de tip D poate fi comandată fără a fi necesară cunoaşterea stării prezente întrucât are intrare de date;
  - Următoarea secvenţă provoacă trecerea bistabilului în starea 1:

```
MOV   AL,80H
OUT   20H,AL
```

  - Următoarea secvenţă provoacă trecerea bistabilului în starea 0:

```
MOV   AL,00H
OUT   20H,AL
```

  - Modificarea stării bistabilelor se face în timpul ciclului de ieșire.

25. Ce înseamnă comanda unui semnal prin program?

- Semnifică:
  - Citirea unui semnal din exteriorul microsistemului: soluția este cea prezentată la citirea unui semnal prin intermediul unui port implementat cu o poartă:
    - Semnalul este legat la intrarea de date a unei porți cu 3 stări;
    - Intrarea de validare a porții este comandată de o ieșire a unui decodificator de porturi;
    - Ieșirea porții este legată la o linie a magistralei de date a unității centrale;
    - Citirea se face cu o instrucțiune IN și apoi se face ramificarea.

- Poziționarea unui semnal la 1 sau 0 logic: soluția este cea prezentată la implementarea unui port cu un bistabil:
  - Valoarea semnalului este transmisă la intrarea de date a unui bistabil prin intermediul unei linii a magistralei de date;
  - Tactul bistabilului este comandat de o ieșire a unui decodificator de porturi;
  - Iesirea bistabilului este semnalul care trebuie comandat;
  - Poziționarea semnalului se face cu o instrucțiune OUT.

26. Definiți și comentați noțiunea de circuit specializat programabil.

5.1Definiție și caracteristici

- Standardizarea soluțiilor pentru diversele tipuri de aplicații rezolvabile cu sisteme cu microprocesoare → circuite specializate pe o problemă.
- Cerințe:
  - Flexibilitate: pentru a acoperi toate modurile de lucru;
  - Programabilitate: pentru comunicare cu programatorul.
- Un circuit specializat este programabil în sensul că i se poate cere, prin intermediul unuia sau mai multor cuvinte de comandă, alegerea unor particularități ale tipului de aplicație pentru care circuitul a fost conceput.
- Cuvintele de comandă sunt transmise circuitului de unitatea centrală.
- Oferă informație de stare legată de ultimul transfer.

Trasaturi generale :

- referitor la structura lor internă, circuitele specializate sunt văzute de unitatea centrală ca un grup de porturi de intrare/ ieșire ale căror adrese au un câmp comun, diferind, în general, prin valorile pe care le iau ultimele 1 – 2 ranguri;
- tot referitor la structura lor internă, se pot distinge 3 tipuri de porturi în cadrul circuitelor specializate: de comandă, de date și de stare;
- referitor la terminalele acestor circuite, ele se pot grupa în 2 mari categorii: pentru dialogul unitate centrală – circuit și circuit – periferic;
- referitor la tehnologie, sunt circuite realizate în tehnologia MOS, introducând încărcări mici, de ordinul μA;
- referitor la viteza de lucru a acestor circuite, ea este adaptată la viteza de lucru a microprocesorului din a cărui familie fac parte.

27. Prezentați și comentați caracteristicile de bază ale interfeței RS232 (fără controlul fluxului).

- Nivelele de tensiune:
  - Nu sunt TTL ci EIA şi au următoarele valori:
    - - 25V ÷ - 3V pentru “1” logic şi

        - + 3V ÷ + 25V pentru “0” logic;
    - Sunt necesare circuite de conversie TTL → EIA și EIA → TTL: 232;
- Direcția de deplasare a datelor:
    - Simplex (unidirecționale), semi-duplex sau half duplex (bidirecţionale dar la momente de timp diferite) și duplex sau full duplex (bidirecţionale ce pot avea loc simultan);
- Viteza:
    - Mică;
    - Există două unităţi de măsură a vitezei transferului: bit pe secundă (bps) şi baud; dacă transferul este digital atunci 1 bps = 1 baud;
    - Treptele de viteză mai utilizate sunt: 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200 mai rar 230400, 460800 bps.
- Transferul serial de tip RS232 este util atunci când există distanțe mari (peste 3 m) între echipamentele care comunică.
- Există două motive care susţin această recomandare: costul şi rezistenţa la perturbaţii:

28. Ce înseamnă controlul fluxului la interfața serială RS232?

- Controlul fluxului: cum află transmiţătorul că receptorul nu mai poate prelua caractere? - din diferite motive, de exempu: tamponul său este plin, este deconectat de la linie etc., ca urmare nu mai are rost să le trimită fiindcă, în caz contrar, acestea se pierd.
    - Există trei soluţii:
        - fără control;
        - cu control software (“software handshaking”) şi
        - cu control hardware (“ hardware handshaking”).
    - Prima soluție: emițătorul și receptorul lucrează la aceeași viteză, mică;
    - A doua soluţie: utilizarea a două caractere de control: XON având codul DC1 (11h) şi XOFF având codul DC3 (13h); receptorul trimite XON dacă dorește transfer și XOFF dacă nu dorește transfer.
    - A treia soluţie: realizează un dialog între transmiţător şi receptor prin intermediul a două semnale. Atunci când transmiţătorul doreşte să transfere ceva, activează linia RTS. Dacă receptorul poate primi informaţia, va răspunde prin activarea liniei CTS iar când nu mai poate primi informaţie va dezactiva linia CTS. Această soluţie este mai rapidă decât cea dinainte dar cere un cablu cu 2 fire în plus.


29. Ce este circuitul 8251? Prezentați caracteristicile sale.

- Circuitul specializat programabil 8251
    - Specializat pentru transferurile seriale;
    - Face parte din categoria circuitelor de tip USART (“Universal Synchronous Asynchronous Receiver Transmitter”); moduri de lucru:

- Sincron;
- Asincron;

- Poate să primească un octet în paralel de la unitatea centrală, să – l serializeze și să – l transmită la un echipament serial;
- Poate să preia de pe linie, de la un echipament periferic serial, un octet, să – l asambleze și să – l predea, în paralel, unității centrale;
- Transmisie și recepție cu dublu tampon.

30. Prezentați și comentați structura internă a circuitului 8251.



- C//D este intrarea prin care se alege unul din cele 2 porturi interne ale circuitului: portul de comandă/stări, ptr. C = 1 și portul de date ptr. C = 0; aici se leagă o linie din magistrala de adrese (de obicei A1 sau A2);

Pentru creșterea vitezei, a fost implementat conceptul de suprapunere.

- Tamponul recepție este alcătuit din 2 registre, RA și RB;

- Datele sunt preluate de pe linia serială în registrul RB, se elimină informția de cadrare, și, după asamblarea unui caracter, acesta este transferat în registrul RA și, simultan, este activat terminalul RXRDY și rangul cu același nume din registrul de stare.

- Prin acest semnal, circuitul anunță microprocesorul că are un caracter asamblat

pe care poate să i – l ofere.

- Microprocesorul va trebui să preia conținutul registrului RA în timpul cât se asamblează un nou caracter în registrul RB.
- Dacă nu este îndeplinită această cerință, vechiul caracter se pierde, întrucât în RB se va transfera noul caracter și circuitul va detecta eroare de ritm și va poziționa un rang din registrul de stare, anunțând astfel exteriorul că a apărut această eroare.
- În acest fel, s – a realizat suprapunerea între timpul necesar preluării și asamblării unui caracter de pe linia serială cu timpul necesar citirii caracterului asamblat de către microprocesor.
- Semnalul RXRDY este dezactivat doar de un semnal activ pe linia /RD, ceea ce corespunde unei citiri din partea microprocesorului.

Transmisia:

- Suprapunerea;
- Tamponul transmisie este alcătuit din 2 registre, TA și TB.

- Unitatea centrală încarcă un caracter în registrul TA, circuitul îl transferă în registrul TB, de unde caracterul este serializat și transmis pe linie.
- După transferul conținutului registrului TA în TB, circuitul activează semnalul TXRDY comunicând microprocesorului că poate prelua un nou caracter.
- Simultan este activat și rangul cu același nume din registrul de stare.
- Dezactivarea terminalului TXRDY se face de primul front al semnalului /WR care corespunde operației de scriere a unui nou caracter de către microprocesor.
- Terminalul TXRDY este activat la îndeplinirea condițiilor descrise mai sus doar dacă transmisia poate avea loc, adică rangul TXE din cuvântul de comandă este 1 și terminalul /CTS = 0;
- De remarcat că rangul TXRDY din registrul de stare este activat indiferent de starea rangului TXE și a terminalului /CTS.


31. Cum se programează circuitul 8251 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?

- Circuitul comunică unității centrale când are un caracter gata pentru ea sau când a terminat de transmis un octet și poate prelua altul; poate comunica:
  - Prin program;
  - Prin întreruperi;

32. Pentru ce clasă de aplicații se folosește circuitul 8253?

- generarea de întârzieri;
- generarea de impulsuri cu frecvenţă programabilă:
- generarea de impulsuri singulare;
- ceas de timp real;
- monostabil numeric;
- numărarea de evenimente externe**.**

33. Prezentați și comentați structura internă a circuitului 8253.



- Tamponul date asigură legătura între circuit și magistrala de date a sistemului; transferă cuvinte de comandă, constante de divizare precum și conținutul contoarelor, în cazul unei operații de citire a lor.
- Logica scriere/ citire conduce întregul transfer de date din interiorul circuitului; are ca intrări semnale de comandă din partea microprocesorului care îi comunică ce fel de operații se desfășoară.

- RCC, Registrul de comandă și control, va prelua cuvintele de comandă transmise de către microprocesor care arată contoarele implicate în operațiile curente și modurile de lucru ale acestora; nu poate fi citit.
- Contoarele 0, 1 și 2 sunt identice și independente în funcționare; fiecare este un numărător pe 16 ranguri, cu preâncărcare, care numără în jos, având ca intrare de tact linia CLKi; în faza de programare, contorul este preâncărcat cu o constantă iar cuvântul de comandă care îi corespunde îi va fixa modul de lucru; fiecare contor poate lucra în unul din 6 moduri; dacă se numără evenimente, impulsurile care le descriu vor fi preluate de contor la intrarea CLK proprie iar dacă se dorește generarea de întârzieri atunci la intrarea CLK a unui contor se va lega tactul sistemului; conținutul contoarelor poate fi citit de microprocesor; conținutul contoarelor poate fi citit.

34. Cum se programează circuitul 8253 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?

Fiecare contor al circuitului va fi programat individual, fiind privit, de către microprocesor, ca un port de intrare/ ieșire; ordinea poate fi oricare;

Fiecare contor va fi programat cu un cuvânt de comandă și cu o constantă de preâncărcare, pe 1 sau 2 octeți.

35. Descrieți un mod de lucru al unui contor al circuitului 8253.

- Modul 0 sau generarea unei cereri de întrerupere la sfârșitul numărării:
  - După programarea contorului, ieșirea acestuia trece la nivel 0 logic;
  - Se menține la această valoare până când conținutul contorului va ajunge la valoarea 0, în urma numărării impulsurilor sosite pe linia CLK, când va trece la 1 logic;
  - Rămâne în această stare până la o nouă încărcare;
  - Numărarea poate fi inhibată prin activarea intrării GATE;
  - Fig. prezintă modificarea ieșirii unui contor programat să lucreze în modul 0:
    - Cifra din paranteză indică valoarea constantei;
    - Decrementarea începe după încărcarea constantei și după trecerea unui impuls la intrarea de tact.

36. Câte linii sunt necesare pentru un transfer paralel? Justificați.

Daca ne referim la 2 sisteme atunci e nevoie de n linii de date(si anume cati biti transmitem) si o linie de control pentru validare daca s-au transmis respective receptionat datele.


37. Ce este circuitul 8255? Prezentați caracteristicile sale.

- Dispune de 24 linii de intrare/ ieșire care pot fi configurate în mai multe feluri în funcție de modul de lucru ales:
  - 2 grupe de câte 12 linii de intrare sau ieșire, fără semnale de dialog;

- 2 grupe de câte 8 linii de intrare sau ieșire, cu semnale de dialog sau
- o grupă de 8 linii bidirecționale, cu semnale de dialog.

- Din cele 24 linii de intrare/ ieșire 16 au posibilități de memorare iar 8 nu au această facilitate.
- Comunicarea cu circuitul 8255 se face prin intermediul a 4 adrese de port, corespunzătoare porturilor A, B, C și portului pentru cuvântul de comandă.

38. Prezentați și comentați structura internă a circuitului 8255.



- Tamponul date asigură legătura între circuit și magistrala de date a sistemului: transferă cuvinte de comandă, de stare și date.
- Logica scriere/ citire are rolul să conducă întregul transfer de date din interiorul circuitului:
  - Are ca intrări semnale de comandă din partea microprocesorului care îi comunică ce fel de operații se desfășoară;
  - Acest bloc comandă cele 2 jumătăți ale circuitului: grupul A și grupul B;
  - Blocurile de control pentru grupele A și B primesc comenzi de la blocul Logică scriere/ citire, primesc cuvintele de comandă și generează comenzile pentru porturile corespunzătoare;
- Porturile A, B și C au câte 8 biți:

- Portul A poate fi ieșire, în modurile 0, 1 sau 2, cu posibilități de memorare sau intrare, în modurile 0, 1 sau 2, cu posibilități de memorare doar în modul 1 sau 2;
- Portul B poate fi ieșire, în modurile 0 sau 1, cu posibilități de memorare sau intrare, în modurile 0 sau 1, cu posibilități de memorare doar în modul 1;
- Portul C are funcțiuni multiple: poate fi ieșire, doar în modul 0, cu posibilități de memorare sau intrare, doar în modul 0, fără posibilități de memorare; dacă porturile A și B lucrează în modurile 1 sau 2, atunci ranguri din portul C vor fi folosite pentru semnale de dialog și întregul port C poate fi folosit pentru a obține informație de stare de la circuit;

39. Cum se programează circuitul 8255 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?

- Se realizează prin transmiterea unui cuvânt de comandă la adresa portului cuvântului de comandă; se poate cere porturilor să lucreze în unul din următoarele moduri:
  - modul 0, numit și mod intrare/ ieșire, pentru porturile A, B și C,
  - modul 1, numit și mod intrare/ ieșire cu dialog, pentru porturile A și B și
  - modul 2, numit și mod bidirecțional cu dialog, doar pentru portul A.
- Există şi posibilitatea ca, printr – o singură instrucţiune de ieşire, microprocesorul să comande ieşiri individuale ale portului C; se face printr – un cuvânt de comandă în care rangul 7 este la valoarea 0 logic; particularitatea este cunoscută sub numele mod “bit set/ reset” şi este utilă în aplicaţii de control.

40. Descrieți unul din modurile de lucru cu dialog ale circuitului 8255

- Modul 1:
- Se mai numește și mod de intrare/ ieșire cu dialog și se folosește pentru operații de intrare/ ieșire cu dialog. Caracteristicile modului sunt următoarele:
  - se pot comanda independent grupul A și grupul B;
  - grupul A conține portul A și 3 ranguri ale portului C iar grupul B conține portul B și alte 3 ranguri ale portului C;
  - rangurile nefolosite ale portului C pot fi comandate prin modul bit set/ reset;
  - porturile A și B pot fi declarate ca intrări sau ieșiri având și posibilități de memorare;
  - portul C are și rol de registru de stare.

41. Care sunt posibilitățile de conectare a porturilor la o UC cu microprocesor?


Posibilități de conectare a porturilor la UC:

- Intrare/ ieșire programabilă (PIO): transferul se desfășoară prin intermediul UC; folosește intensiv timpul UC;
- Întreruperi: procesorul este întrerupt la transferul fiecărui cuvânt (octet); multe întreruperi care nu întotdeauna pot fi acceptate; rată de transfer limitată


- Accesul direct la memorie (DMA): transfer direct memorie – periferic sau periferic – periferic sau memorie – memorie (neutilizat pentru că este mai rapid prin UC); nu implică UC dar cere hardware suplimentar conectat pe magistrale;
  - Controler DMA: 8237A

42. Prezentați 3 configurații DMA. Caracteristici.

- Configurații DMA:
  - Magistrală comună, controler DMA separat,
  - Magistrală comună, controler DMA integrat,
  - Magistrală de intrare/ ieșire distinctă.
- **Magistrală comună, controler DMA separat:**




- Fiecare transfer folosește magistrala de 2 ori:
  - Port cu DMA,
  - DMA cu memoria
- UC este oprit de 2 ori/ transfer.
- **Magistrală comună, controler DMA integrat:**



- Controlerul DMA este conectat la mai multe porturi.
- Fiecare transfer folosește magistrala o singură dată: DMA cu memoria.

UC este oprit o singură dată/ transfer.

- **Magistrală de intrare/ ieșire distinctă:**



- Fiecare transfer folosește magistrala comună o singură dată: DMA cu memoria.
- UC este oprit o singură dată/ transfer.

43. Descrieți comunicarea UC – controler DMA – periferic.

- Comunicarea UC – controler DMA:
  - UC inițiază transferul;
  - Transmite controlerului DMA (prin programare):
    - Operația (citire sau scriere),
    - Adresa dispozitivului periferic (portului),
    - Adresa de început a blocului de memorie implicat,
    - Dimensiunea blocului de transferat (poate fi și un singur octet sau cuvânt).
  - UC execută alte operații (instrucțiuni) care nu necesită datele care se transferă;
  - Controlerul DMA se ocupă de transferul memorie – port sau port – memorie; folosește magistralele comune ca urmare procesorul este oprit la fiecare transfer DMA;
  - Controlerul DMA anunță încheierea transferului prin generarea unei cereri de întrerupere către UC;
  - Controlerul DMA și UC folosesc complementar magistralele.
- Comunicarea UC – DMA – periferic:
  - Perifericul cere transfer de tip DMA activând intrarea DREQ (DMA Request) a controlerului DMA;
  - Controlerul DMA activează ieșirea sa HRQ spre intrarea HOLD a procesorului anunțându-l că are nevoie de magistrale;
  - Procesorul încheie ciclul mașină început, își trece magistralele și semnalele de comandă în a 3 – a stare, respectiv în starea inactivă, și activează ieșirea HLDA anunțând controlerul DMA că a cedat magistralele; cererea de pe intrarea HOLD trebuie să rămână activă pe toată durata transferului DMA;
  - Controlerul DMA activează ieșirea sa DACK comunicând perifericului că cererea sa DREQ a fost acceptată și va începe transferul;

- Controlerul DMA execută transferurile:
  - Memorie – port: pune adresa primului octet (cuvânt) pe magistrala de adrese, activează semnalul de comandă MEMR și apoi IOW,
  - Port – memorie: activează semnalul de comandă IOR, pune adresa primului octet (cuvânt) pe magistrala de adrese și apoi MEMW;
- După încheierea transferurilor controlerul DMA dezactivează ieșirea HRQ anunțând procesorul că nu mai are nevoie de magistrale.

44. Ce este circuitul 82C37A? Prezentați caracteristicile sale.

. Controlerul DMA 82C37A (o variantă mai modernă a clasicului 8237A)

- Dispune de 4 canale independente,
- Poate fi cascadat pentru a obține oricâte canale,
- Control individual (activare/ dezactivare și polaritate) asupra fiecărei cereri DREQ și fiecărui răspuns DACK,
- Permite transfer memorie – memorie,
- Rată de transfer ridicată: până la 4 MO/ sec. sau până la 6.25 MO/ sec. în funcție de frecvența tactului;
- Asigură incrementarea sau decrementarea adresei,
- Se folosește cu un registru extern pentru jumătatea mai semnificativă a adresei,
- Poate lucra în mai multe moduri,
- Compatibil TTL/ CMOS.

45. Descrieți întreruperile externe.

- Sunt provocate de evenimente externe microprocesorului care cer atenție imediată din partea acestuia.
- Cel care cere întreruperea trebuie să:
  - Țină cererea activată până când microprocesorul răspunde;
  - Se identifice atunci când microprocesorul o cere.
- Pot exista cereri simultane din partea mai multor surse => prioritizare:
  - Fie cu o logică de prioritizare:
    - Serială (“daisy – chain”) sau
    - Paralelă;
  - Fie cu un PIC;
  - Prioritizarea poate fi:
    - Fixă;

- Programabilă sau
- Rotativă.

46. Descrieți întreruperile interne


- Se găsesc la microprocesoarele peste 8 biți și la toate microcontrolerele;
- Se numesc și excepții la unele microprocesoare;
- O parte din ele se numesc și “traps” la unele microprocesoare;
- Provocate de cauze interne procesorului;
- La microcontrolere pot fi mascate, la microprocesoare nu;
- 2 tipuri de cauze (la microprocesoare):
  - Evenimente interne speciale sau
  - Instrucțiuni dedicate (se mai numesc și întreruperi software).
- Întreruperi interne provocate de evenimente speciale:
  - Pot fi generate înainte de execuția unei instrucțiuni: de ex.: o violare de privilegiu sau cod ilegal etc.;
  - Pot fi generate după execuția unei instrucțiuni: de ex.: o divizare la 0, obținerea unui rezultat în afara unui domeniu, pas cu pas etc.

47. Ce este circuitul 8259? Prezentați caracteristicile sale.

. Controlerul pentru întreruperi (PIC) 8259A

- Poate gestiona și prioritiza 8 cereri de întrerupere;
- Poate fi legat în cascadă cu alte 8 circuite similare asigurând astfel gestionarea și prioritizarea a 64 cereri de întrerupere;
- Posibilitate de mascare individuală a cererilor;
- Mai multe moduri de gestionare a întreruperilor:
  - Fully nested,
  - Rotating priority,
  - Special mask și
  - Poll.
- Necesită 2 - 4 cuvinte de inițializare (ICW1 – 4) și 4 cuvinte de operare (OCW1 – 4);
- Generează vectorul de întrerupere asociat cererii luată în considerare de procesor.

48. Cum se face și la ce folosește legarea în cascadă a circuitelor 8259?



Se foloseste la sistemul de intreruperi ale PC-ului.

49. Care este diferența între arhitectura și microarhitectura unui microprocesor?

- Arhitectură vs. microarhitectură
  - Arhitectură: setul de instrucțiuni, registrele, structura datelor în memorie; sunt informații accesibile programatorului;
  - Microarhitectură: implementarea arhitecturii pe suportul fizic; este îmbunătățită continuu;

50. Dați exemple de arhitecturi ale seturilor de instrucțiuni ale microprocesoarelor. Caracteristici

- Von Neumann
  - Codul și datele sunt reprezentate în memorie la fel și sunt accesate la fel;
  - Se folosesc aceleași magistrale; rezultă simplitate;
  - Întrucât toate accesele se fac la aceeași memorie și memoria este mai lentă ca procesorul (la toate nivelele tehnologice), aceasta va frâna execuția programului;
- Harvard
  - Codul și datele sunt păstrate în memorii diferite; există 2 spații de adrese;

- Accesul la cod și date se face prin magistrale diferite; rezultă viteză mare dar scheme mai complicate;
- Structura Princetown: un singur spațiu de adrese dar 2 blocuri de memorii;

51. Descrieți evoluția soluțiilor implementate în microprocesoare pentru execuția instrucțiunilor (fără hyperthreading).


- 1 ciclu instrucțiune = 5 cicluri mașină:
  - IF: aducere cod de instrucțiune (instruction fetch);
  - ID: decodificare cod de instrucțiune (instruction decode);
  - EX: generare semnale de comandă și control (execution);
  - MEM: citire operanzi;
  - WB: scriere rezultat;

- Procesoare cu execuție secvențială:



  - Hardware ineficient folosit, viteză mică;
  - Simplitate, ușor de stabilit durata secvențelor de cod;

Procesoare cu bandă de asamblare (pipeline):




- Rata de execuție crește de 5 ori (banda de asamblare are 5 nivele);
- Hardware eficient folosit; hardware complex;
- Latența este dată de cel mai lent nivel;

Procesoare cu superpipeline: Pentium 4 cu pipeline cu 20 nivele;



- Nivelele mai lente sunt divizate în nivele cu latență mai mică;
- Hardware complex;

- Procesoare superscalare:
  - Au un singur nucleu dar mai multe resurse de execuție (multiple ALU, multiple FPU etc.);
  - Execută simultan mai multe instrucțiuni;



52. Ce înseamnă noțiunea de hazard?

- Hazardul
  - Hazardul de date; la accesul datelor:
    - Read after write (RAW): citirea are loc după scriere, în același ciclu; dacă scrierea durează prea mult, la citire se va obține o dată incorectă;
    - Write after read (WAR): scrierea din o instrucțiune anterioară nu se încheie înaintea începerii citirii; citirea va genera o dată incorectă;
    - Write after write (WAW): 2 scrieri au loc simultan la aceeași locație; dacă nu sunt decalate, una din date se va pierde;
  - Hazardul de control:
    - Atunci când intră în banda de asamblare o instrucțiune de salt condiționat; până la procesarea ei și aflarea ramurii corecte, pot fi executate instrucțiuni inutile;
  - Hazardul structural:
    - 2 instrucțiuni accesează simultan aceeași resursă hardware;
  - Hazardul electronic.


53. Care este cauza limitării eficienței benzii de asamblare? Prezentați soluții pentru creșterea eficienței benzii de asamblare.

- Creșterea eficienței benzii de asamblare
  - Scade la apariția instrucțiunilor care rup secvențialitatea unui program: salturi, apeluri, întreruperi; pierderea este mare la apariția instrucțiunilor de salt sau apel condiționat;


- Soluții:
  - Execuția speculativă: se ghicește ramura unui salt/apel condiționat care va fi continuată; în gazul ghicirii eronate, banda trebuie golită; în cazul ghicirii corecte, nu se pierde timp;
  - Întârzierea execuției: după instrucțiunea de salt/apel condiționat se plasează o instrucțiune care va fi executată indiferent de ramura care va continua; dacă nu sunt dependențe de date, această instrucțiune poate fi NOP; se câștigă timp pentru ca instrucțiunea de salt/apel condiționat să stabilească ramura pe care va continua;
  - Predicția ramurii: se ghicește ramura care se va executa dar nu aleator ci bazat pe anumite considerente, de obicei istoria salturilor;
    - Ex.: execuția unei bucle; o buclă este executată de mai multe ori înaintea terminării ei, însemnând că au loc mai multe ramificări în o direcție și doar o singură ramificare în cealaltă direcție; fie secvența în pseudocod HLL:

54. Prezentați 2 soluții pentru un compromis între creșterea frecvenței și scăderea puterii.

- Creșterea frecvenței este limitată de soluțiile pentru scăderea puterii;
  - Clock-gating:



  - Există o validare a tactului care permite încărcarea informației în registre doar dacă datele s-au modificat; este economisită putere dar și limitată frecvența;
  - **Power-gating:**




  - Tranzistorul de sus poate opri alimentarea etajului final, economisind putere dar introduce timpul necesar tranziției sale, limitând frecvența;

55. Care sunt diferențele principiale între microprocesoarele unicore, multimicroprocesoare, microprocesoarele multitasking și cele multicore?

- Microprocesoare unicore
  - Execuție secvențială a instrucțiunilor;
  - Facilități: pipeline, out-of-order execution (instruction level parallelilsm)
    - Performanța limitată de interdependențele între instrucțiuni;
    - Performanța pipeline-ului limitată de instrucțiunile care modifică secvențialitatea;
- Multimicroprocesoare: sisteme cu mai multe microprocesoare + circuite, cu acces comun la resurse;
  - Problemă: accesul la resursele comune;
- Microprocesoare multitasking (multithreading)
  - Un unic microprocesor fizic este văzut de software ca mai multe microprocesoare logice;
  - Fiecare microprocesor logic execută un task;
  - Problemă: comutarea taskurilor;
- Microprocesoare multicore
  - Mai multe microprocesoare fizice (core (nucleu)) execută fiecare câte un task;

56. Prezentați schema bloc a unui microprocesor multicore cu hyperthreading.




57. Ce arată legea lui Amdahl?

- Legea lui Amdahl: G. Amdahl a considerat că orice program paralel are o componentă secvențială care nu poate fi paralelizată,*S* și o parte complet paralelizabilă, *P*; timpul de execuție al programului pe un procesor unicore va fi *S + P* iar timpul de execuție pe un processor cu n nuclee va fi *S + P/ n*; atunci FA va fi:

- *Speedup (n) = (S + P)/(S + P/n) = 1/((1 – P) + P/n) =1/(S + P/n) ≤ 1/S*

- adică creșterea de viteză este limitată de porțiunea din cod neparalelizată, indiferent de numărul de nuclee;

58. Prezentați structura unui microprocesor multicore simetric și a unuia asimetric.



- a: multicore simetric cu 16 nuclee cu 1 BCE;
- b: multicore simetric cu 4 nuclee cu 4 BCEs;
- c: multicore asimetric cu 12 nuclee cu 1 BCE și 1 nucleu cu 4 BCEs;

- Procesoarele multicore pot fi:
  - Simetrice: toate nucleele sunt la fel (resurse, performanțe, cost);
  - Asimetrice: nuclee diferite (resurse, performanțe, cost);
  - Dinamice: nucleele își pot modifica caracteristicile în timpul rulării;

sau:

- Omogene: toate nucleele au aceeași funcționalitate;
- Heterogene: o parte din nuclee au funcționalități diferite, sunt neconvenționale (GPU, FPGA etc.);


59. Ce înseamnă hyperthreading fine – grained și coarse – grained?

Fine-grained multithreading înseamnă deținerea resurselor de către un thread un timp egal cu cel pentru execuția unei instrucțiuni;


Coarse-grained (swith on event) multithreading înseamnă deținerea resurselor de către un thread un timp egal cu cel pentru execuția unui proces.

60. Prezentați schema bloc a unui microprocesor Intel Quad Core și a unui microprocesor AMD Dual sau Quad Core. Care sunt diferențele principiale?

Quad Core Intel



AMD Duo Core



Diferente :

Nr nuclee

Nr cpu

Memorie mai mare la quad core

Performanta (poate rula mai multe taskuri deodata)

61. Descrieți 3 inovații ale microarhitecturii Intel Core.

- Intel Intelligent Power Capability
  - Gestionează puterea în mod dinamic;
  - Se bazează pe Power-Gating; întârzierea introdusă de etajul de comandă a alimentării este minimizată;
- Intel Advanced Smart Cache:
  - Prin crearea unei memorii cache L2 comune, crește probabilitatea ca fiecare nucleu să acceseze informația dorită din memoria cache;
  - Dacă un nucleu accesează rareori memoria cache comună, alt nucleu poate să o utilizeze mult mai intens;
- Intel Advanced Digital Media Boost:
  - Permite creșterea performanței la execuția operațiilor de tip SIMD, cu instrucțiuni pe 128 biți (extensia SSE – Streaming SIMD Extensions); instrucțiunile pe 128 biți pot fi executate în un singur ciclu față de 2 cicluri în lipsa acestei caracteristici;
  - Util la aplicații multimedia, video, sunet, procesare foto, criptare, calcule inginerești etc.;


62. Prezentați evoluția microprocesoarelor Intel pe minim 5 direcții, perioada fiind 1971 – 2018.

Microprocesoarele Intel

- Perioada: noiembrie 1971 – 2018;
- Evoluția după nr. de biți: 4, 8, bit-slice, 16, 32, 64;
- Evoluția microarhitecturilor: x86, IA32, Pentium, Celeron, NetBurst, IA64, Xeon, Intel Core, →
- Evoluția după generații: 1 – 9 (după Intel Core, inclusiv);
- Evoluția după frecvența tactului: 740 KHz – 4 GHz (+ Turbo Boost);
- Evoluția după gradul de integrare: 2300 tranzistoare – 2,2 miliarde în 2011 – estimat 7 miliarde la unele exemplare i9 în 2019;
- Evoluția după tehnologie: 10 µm – 10 nm;
- Evoluția după capacitatea de memorie adresabilă: ~ 5 Ko – 2^{64} o + ~ 25 Mo memorie cache;
- Evoluția după complexitate: 1 nucleu, 1 thread – 18 nuclee, 36 thread-uri;
- Evoluția după consum (putere): ~ 0,5 W – 165 W/nucleu;
- Evoluția după specializare: desktop, mobile, servere;
- Preț (actual): ~ 26 $ - 2000 $.


63. Prezentați schema bloc a unui microprocesor i3 sau a unuia i5. Caracteristici.

- Microprocesorul i3
  - Procesor folosit la desktop-uri și laptop-uri;
  - Procesor cu 2 nuclee, unele modele din generația a 8-a au 4 nuclee; prin implementarea HT, se obțin 4 thread-uri;
  - Structura:



- Memorie cache L3 de capacitate 3 sau 4 Mo;
- Variante:
  - Viteze mici, 1.30 GHz – 1.80 GHz, și putere/nucleu 11.5 W, 15 W sau 25 W; folosite în laptop-uri;
  - Viteze medii, 2.00 GHz – 2.50 GHz, și putere/nucleu 28 W, 35 W sau 37 W; folosite în laptop-uri și desktop-uri;
  - Viteze mari, 2.90 GHz – 3.90 GHz, și putere/nucleu 35 W, 37 W sau 54 W; folosite în desktop-uri;

- Microprocesorul i5
  - Procesor folosit la desktop-uri și laptop-uri;
  - Procesor cu 4 nuclee, unele modele din generația a 9-a au 8 nuclee; nu au HT în schimb au TB;
  - Structura:




  - Memorie cache L3 de capacitate 3, 4, 6 sau 8 Mo;
  - Variante:
    - Viteze mici, 1.90 GHz – 2.30 GHz, și putere/nucleu 11.5 W; folosite în laptop-uri;
    - Viteze medii, 2.60 GHz – 3.10 GHz, și putere/nucleu 15 W, 25 W sau 28 W; folosite în laptop-uri și desktop-uri;
    - Viteze mari, 3.20 GHz – 3.80 GHz, și putere/nucleu 35 W, 37 W, 45 W, 47 W, 65 W sau 84 W; folosite în desktop-uri;

64. Prezentați schema bloc a unui microprocesor i7. Caracteristici.

- Microprocesorul i7
  - Procesor performant folosit la servere, desktop-uri și laptop-uri;

- Procesor cu 4 – 10 nuclee; au HT iar unele modele și TB;
- Structura:



- Memorie cache L1, 32 Ko pentru cod și 32 Ko pentru date, L2, 256 Ko și L3 de capacitate 6, 8 sau 12 Mo;
- Viteză: 2.93 – 3.70 GHz, putere maximă/nucleu: 140 W;

65. Descrieți minim 2 îmbunătățiri interne implementate în microprocesorul i7.

Modificarea microarhitecturii


În variantele anterioare un acces la memorie cerea parcurgerea traseului: procesor – FSB – Northbridge – controlerul de memorie – memorie; prin includerea controlerului de memorie în procesor scade latența și crește rata de transfer pentru că scade nr. acceselor exterioare la memorie; similar dacă se dorește un transfer prin PCIe;

Modificarea rețelei de interconectare:

A fost introdusă o rețea de interconectare de tip punct – la – punct, Intel QuickPath Interconnect (QPI) și o nouă structură a memoriei, cea distribuită; QPI asigură o rată de transfer de 25.6 GO/s;

În variantele anterioare nucleele erau legate la o memorie comună prin o magistrală comună; în noua variantă, fiecare nucelu are propria memorie, se pot executa accese simultane, nuceleele pot comunica între ele mai rapid (pot avea loc comunicări simultane între perechi de nuclee), iar dacă un nucleu dorește acces la o altă memorie poate face accesul prin nucleul de care aparține respectiva memorie;

66. Prezentați și comentați, pe scurt, schema bloc a unei plăci de bază cu microprocesorul i9.



- 46 biți pentru memoria fizică și 48 biți pentru memoria virtuală;
- 44 căi de comunicare pentru PCIe și 4 căi de comunicare pentru DMI 3.0;
- Include în capsula procesorului un controler de memorie pentru 4 canale de memorie DDR4 și un controler pentru I/E;
- Procesorul poate lucra cu setul de circuite Intel X299 (PCH);
- Memorie cache L1, 32 Ko + 32 Ko/nucleu, mem. cache L2, 1 Mo/nucleu și mem. cache L3, 1,375 Mo/nucleu, comună;

67. Descrieți minim 3 îmbunătățiri interne implementate în microprocesorul i9.

1.Bandă de asamblare cu mai multe nivele și algoritm de predicție mai performant;

2.Reordonarea memoriei cache: prin creșterea memoriei cache locale L2; în acest fel structurile de date vor fi mai apropiate de nucleu;

Quadruplarea capacității memoriei cache L2 a redus la jumătate rata de miss, păstrând asociativitatea;


3. Intel Virtualization Technology:

- ❑ Asigură, pentru software, multiplicarea unui sistem fizic în mai multe sisteme logice independente; virtualizarea este realizată la nivelul procesorului, al memoriei și al blocului de I/E; virtualizarea la nivelul memoriei se realizează prin virtualizarea tabelelor cu descriptori;

- ❑ Virtualizarea permite crearea de mai multe partiții pe un același sistem; în acest fel pot rula concomitent mai multe sisteme de operare sau mai multe partiții ale aceluiași sistem de operare;
- ❑ Îmbunătățește performanțele virtualizării implementate la arhitecturile IA32 și IA64;

68. Justificația existența unui circuit de memorare (bistabil, registru) în schema de comandă a unui led prin program.

- Conectarea la o UC se face prin intermediul unui port de ieșire;
- Elementul de afisare poate fi un bistabil sau un registru.



- În soluția a s-a folosit un bistabil în tehnologie TTL, ca urmare comanda va fi în 0 (I_{OL} = 16 mA, I_{OH} = 0,8 mA);
- Secvența ca LED – ul să lumineze este:

```
MOV     AL,00H
OUT     00H,AL
```

- Secvența ca LED – ul să nu lumineze este:

```
MOV     AL,01H
OUT     00H,AL
```

- În varianta b bistabilul este în tehnologie HCT, ca urmare comanda se poate face fie în 0 fie în 1;
- Secvența ca LED – ul să lumineze (comandă în 1):

```
MOV     AL,01H
OUT     00H,AL
```

- Secvența ca LED – ul să nu lumineze (comandă în 1):

```
MOV     AL,00H
OUT     00H,AL
```

69. Descrieți, pe scurt, soluții pentru comanda unui modul de afișare cu segmente cu mai multe ranguri

Solutiile pt afisarea unui model de afisare cu segmente pe mai multe ranguri :

Comanda unui modul de afișare cu segmente cu mai multe ranguri:

- ❑ Soluția nemultiplexată,
- ❑ Soluția multiplexată.

Soluția nemultiplexată:


- Cere un registru pentru fiecare rang,
- Registrele vor fi comandate ca porturi de ieșire și vor memora configurațiile care se vor afișa,
- Comanda în 0 sau 1 în funcție de tehnologia registrelor și de tipul de circuit afișaj (cu anod sau catod comun),
- Componenta software simplă,
- Avantaje: software simplu, ușor de extins,
-

Dezavantaje: număr mare de circuite, număr mare de rezistențe, consum mare.


Soluția multiplexată:

- ❑ Se bazează pe inerția ochiului uman: imaginile care se succed cu o rată mai mare de 25 ori/ sec. dau impresia de mișcare continuă;
- ❑ Există un singur registru pentru memorarea configurației care se va afișa, indiferent de numărul de ranguri;
- ❑ Este necesară comanda alimentării circuitelor afișaj;
- ❑ Va exista câte un bistabil pentru fiecare rang care va comanda un tranzistor plasat pe alimentare sau pe masă în funcție de tipul circuitului afișaj (cu anod sau cu catod comun);
- ❑ Componenta software va trebui să asigure afișarea cu o rată mai mare ca 25 ori/ sec., succesiv și ciclic;
- ❑ Componenta software va trebui să asigure concordanța între conținutul registrului și afișajul care este alimentat;
- ❑ Avantaje: minim de hardware, număr minim de rezistențe, consum minim;
  - ❑ Dezavantaje: software complex, utilizarea întreruperilor.

70. Descrieți o soluție pentru citirea stării unui comutator prin program.



A



B

- Secvența pentru soluția a:

```
IN      AL,00H
AND     AL,80H
JZ      SUS ; ramura corespunzătoare poziției din figură
; ramura corespunzătoare poziției contrare
```

- Secvența pentru soluția b:

```
IN      AL,00H
AND     AL,80H
JNZ     SUS ; ramura corespunzătoare poziției din figură
; ramura corespunzătoare poziției contrare
```